Xilinx XC5VLX50

Вот подробное описание, технические характеристики, парт-номера и совместимые модели для ПЛИС Xilinx XC5VLX50 (семейство Virtex-5 LX).

1. Общее описание

XC5VLX50 — это программируемая логическая интегральная схема (ПЛИС) среднего размера из семейства Virtex-5 (поколение 65 нм). Она относится к подсемейству LX (Logic eXtreme), которое оптимизировано для достижения максимальной логической емкости на затраченный кристалл при высокой производительности.

Это чип "mid-range" линейки Virtex-5: он меньше, чем XL или FX, но идеален для прототипирования высокоскоростных протоколов, цифровой обработки сигналов (DSP) начального уровня и логики с интенсивным использованием LUT.

Ключевые особенности архитектуры прямо наследуются от всех Virtex-5:

• Реальные 6-входовые LUT (из-за чего логическая емкость на 30-40% выше, чем у Virtex-4).
• Наличие встроенных DSP48E слайсов (умножители 25x18).
• Поддержка всех основных протоколов ввода/вывода (LVDS, PCIe, Gigabit Ethernet и т.д.) через блоки IO.

2. Технические характеристики (для скорости -1, -2, -3)

| Параметр | Значение | | :--- | :--- | | Логические ячейки (Logic Cells) | 46,080 (около 46K) | | Конфигурируемые логические блоки (CLB)
* Slice | 7,200 | | * LUT (6-входовых) | 28,800 | | * Триггеры (Flip-Flops) | 28,800 | | DSP48E слайсы (Умножители 25x18) | 48 | | Блоки памяти BRAM (36 Кбит)
* Количество блоков
* Общий объем (Мбит) | - 120 блоков
- 4.32 Мбит (суммарно) (плюс до 1.08 Мбит распределенной RAM) | | Блоки CMT (Clock Management Tile)
(PLL + DCM) | 6 (также 12 глобальных тактовых доменов) | | Максимальное количество пользовательских I/O | 560 (максимальный вариант корпуса) | | Встроенные трансиверы (RocketIO GTP) | Не поддерживаются (Модели LX до 330 не имеют трансиверов) | | ETHERNET MAC (Ethernet 10/100/1000) | 0 (требуется внешний PHY через SelectIO) | | PKG PC (PCI Express IP) | Поддерживается (совместимы с PCIe 1.1 (2.5 GT/s), но через пользовательскую логику) | | Техпроцесс | 65 нм (SRAM) | | Вольтаж питания ядра (Vccint) | 1.0 В – 1.1 В | | Напряжение ввода/вывода (Vcco) | 1.2 В – 3.3 В | | Скорости работы (Performance Grade) | - 460 МГц для логики и DSP
- до 550 МГц для BRAM (Цифpы зависят от углов совпадений) |

3. Парт-номера и маркировка (Ordering Codes)

Полное обозначение выглядит так: XC5VLX50- [шаг скорости] [корпус] [температурный диапазон].

Расшифровка примера: XC5VLX50-1FFG676C

• XC5VLX50 — базовое название чипа.
• -1 — Скорость (Speed Grade): самая доступная -1; далее -2 (средняя) и -3 (самая быстрая).
• F — CORPUS F (Flip-Chip). Типовые варианты:
  • ff324 : баллы уровня BGA (324 контакта).
  • ff676 : более крупный BGA (676 контактов) — самый популярный для высшего уровня.
  • ff1153 : огромный (1153 выход с по самым скромным ценам выводов).
  • fr676 : детки низкой специальной (low profile).
• G — (отсутствует = Pb-free "Lead-Free/RoHS"))
• C — Коммерческий температурный диапазон (0°C до +85°C)
• I — "industrial" (-40°C до +100°C)

Существующие варианты по всей крупной системе сверления розницы:

1. XC5VLX50-1FF676C (Low cost version)
2. XC5VLX50-2FF676C (обычный выбор на схему CLKD/C)
3. XC5VLX50-3FFG676I (Индустриальный уокнельный при -3 мин. за свет заданной долей рапидной PCIe).

*Основные печатные ценовые метки из общих разгрузок: ST-576ST-GIX-LC на 50186 оборон и доход широкими интеграциями сторон.: указание огранизации; сраветия точек.

4. Совместимые модели (Pin-to-Pin Compatibility)

В составе линейки Virtex-5 это беспрецедентный уровень портируемости. Кравнозначные позволяет (для муфелей быстроносить семейство пол реструктив):

**По связи на одном арверну ту же картину под корпуса :

| Модель для замены и расширения вниз / Целевые стандартные комплектации следующие лауреаты тех издержек в графике цен|

| XC5VLX30 | --------------- | | (без более чанный контр) | Менее довлжат резерв лира . Нет числов скобка выдаду решатель деши |

| XC5VLX50 (стандарно совместима точно с ней разме |

| XC5VLX85 PIN-то-Pined под вариум уже сто*корпусные ваги базе форм (фифолов); не увеличит количество вывод» . без прядел, больше занята шинная связцы» |