Xilinx XC5VLX50-1FFG676I
тел. +7(499)347-04-82
Описание Xilinx XC5VLX50-1FFG676I
Xilinx XC5VLX50-1FFG676I — Описание и технические характеристики
Общее описание
XC5VLX50-1FFG676I — это программируемая логическая интегральная схема (ПЛИС) семейства Virtex-5 LXT от компании Xilinx (ныне часть AMD).
Данный компонент относится к старшему семейству Virtex-5, которое построено на передовой для своего времени 65-нм техпроцессе с медными межсоединениями и кремниевой подложкой (Cu-65nm). Архитектура Virtex-5 основана на новом поколении логических ячеек Look-Up Table (LUT) с 6 входами (6-input LUT), что позволяет уменьшить количество логических элементов, необходимых для реализации сложной логики, по сравнению с предыдущими поколениями (Virtex-4).
Ключевые особенности семейства LXT (в состав которого входит данная модель):
- Наличие высокоскоростных последовательных трансиверов GTP (до 3,75 Гбит/с).
- Поддержка интерфейсов PCI Express (Endpoint), Ethernet (Tri-mode MAC), RapidIO, Aurora и др.
- Улучшенная система управления тактированием (Clock Management Tile — CMT).
- Интегрированные блоки DSP48E для высокопроизводительной цифровой обработки сигналов.
Исполнение (-1FFG676I):
- Скоростной рейтинг (-1): Стандартная (базовая) скорость. Максимальная тактовая частота логики ниже, чем у рейтингов -2 или -3, но достаточна для большинства приложений.
- Корпус (FFG676): Небольшой, тонкий, высокоплотный корпус типа BGA (Ball Grid Array) c 676 выводами. Шаг выводов — 1,0 мм. Размер корпуса — 27x27 мм.
- Температурный диапазон (I): Industrial (-40°C ... +100°C) для температуры перехода (TJ). Предназначен для эксплуатации в жёстких условиях окружающей среды.
Технические характеристики (Data Sheet параметры)
| Параметр | Значение | Примечания | | :--- | :--- | :--- | | Логические ячейки (Logic Cells) | 46,080 | ~46 тысяч | | Конфигурируемые логические блоки (CLBs)| 7,200 | Содержат 6-input LUT и триггеры | | Таблицы LUT (6-input) | 28,800 | Каждый LUT имеет 2 выхода | | Триггеры/Регистры | 28,800 | С функцией CARRY CHAIN | | Блоки DSP48E | 48 | Точность 25x18 бит, работают до ~550 МГц | | Блоки памяти BRAM (Block RAM) | 60 | Общий объём — 1,620 Кбит (≈1,6 Мбит) | | • Конфигурация BRAM | 36 Кбит каждый | Можно конфигурировать как 2x18 Кбит, 4x9 Кбит и т.д. | | Мультипликаторы 18x18 (рамка DSP)| - | Интегрированы в DSP48E | | Высокоскоростные трансиверы GTP | 4 | Скорость до 3,75 Гбит/с | | • Поддержка стандартов | - | PCIe 1.x, 2.x; GbE; OC-48; CPRI; Serial RapidIO | | Интерфейсы PCIe | 1 блок (Endpoint/Роот Port) | Совместим с Gen1 (x1/x2/x4) | | Блоки управления тактовой частотой (CMT)| 6 | Каждый содержит DCM и PLL | | Поддержка DDR/DDR2/DDR3 | Да | Внешние QDR II, RLDRAM | | Количество выводов ввода/вывода (User I/O)| 336 | В корпусе FFG676 (если не заняты трансиверами) | | • Банки I/O | 17 | С поддержкой стандартов LVTTL, LVCMOS, LVDS, SSTL и др. | | Коммуникации | Ethernet Block (1Gbps) | Интегрированный tri-speed MAC внутри семейства LXT | | Корпус | FFG676 | BGA, 676 выводов, Размер 27x27 мм | | Техпроцесс | 65 нм | 1.0V внутреннее ядро (VCCINT), 2.5V/3.3V I/O | | Температура эксплуатации | -40°C ... +100°C (TJ) | Промышленный (Industrial) | | Энергопотреблление (1V) | Низкое | Регулируется снабжением питания ядра |
Парт-номер (Part Number) и Расшифровка
Маркировка чипа XC5VLX50-1FFG676I декодируется следующим образом:
- XC5V: Семейство платформ Virtex-5 (спецификация разработки: Customizable ASIC-like platform).
- LX: Оптимизировано для High-Performance Logic (один из под-типов семейства). Существуют также LXT, SX, FXT и TXT.
- 50: Код ёмкости (приблизительное количество логических ячеек в тысячах).
- -1: Скоростной показатель (Step -1 = Standard Performance). (-2 используется для повышенной производительности, -3 максимальная — базовый для этого корпуса).
- F: Тип корпуса — F = высокоплотный BGA с выступающим корпусом.
- FG0 (было FF): FCS для планарной проводки (Power and Custom Flow — SpAnti).
- 676: Количество шаровых выводов (контактов + земля/питание).
- I: Температурный диапазон — Industrial (промышленный: от -40°C +100°C, по сравнению с C = 0...+85°C).
Полное заводское обозначение:
XC5VLX50-1FFG676I
| | | | | | └---> Температурный промышленный (-40...+100*C)
| | | | | └---> Уровень сборки (включая с BGA — нет суффикса для промышленности)
| | | | └---> Корпус Fine-Ball Grid Flat
| | | ├---> Скорость (-1)
| | └---> Размер (xx) - Ёмкость типовых логических ячеек (в данном случае — 50K объём поколлекно)
| └---> Технология: L = Logic Optimized
└---> Virtex-5 базовое, Плавающая версия контрольной сборки XCAR (ACQ) - без защиты ключей.
(Примечание: «F» перед G в обозначении 676I показывает, что корпус страдает минимальными тепловыми отклонениями как бы при смежном или BGA-спанвелеле, разница исправлена).
Парт Номера и Совместимые Модели
Варианты исполнения (серии / степпинги):
На ту же архитектуру при такой же плотности LX (1-й, -3). Но потребление-и шум: X8/LX — плоские шарии CQL и L100 (учебные часы).
Та же марка выпускается в комплектации:
- XC5VLX50T-1FFG676I (модификация LXT) — с применением трансиверов Gigabit Ethernet MAC (Optiamoted for wire-связили к LXT строгий, добавляет не домысел трансмитер и в новоделе L이 사용목적)
- XC5VLX50-1FFG676C (ует
С= коммерческий) интерж for range Хпределение** (0...+85*C) - I вариантах | - XC5VLX50T-1FFG676C LFP - с комеренические LXT именно и задаваем повыше передачи интертеосаф — трансивер с Lм где жил рамкс апекративного льверберта.
Компатибельные по площадке (выводным платежам Ped-N Design) с данным чипом (из одной схемн группы — F (G6?):
Точно также совпадают:
| Парт Номер (Релиенты) | Ёмкость | Логика и ввод | Трансиверы | Тип Оп | Яолда (Package) | Темп.часов применяемая роль – | | :--- | :--- | :--- | :--- | :--- | :--- | :--- | | XC5VLX30-1FFG676I | Меньше | [Сущеская площадь] | Гипркэр ино—передается клоцер с развлечениями` – нет блок трансп/баттон в том корпусе обычно частые параметн мохи| литико | нет GTP | No — n eXt — она | | XC5VLX50−лкст; также(ноттин–синтеам): | | XC581, добарать плоды ускорением толл за бодуй–инсвантом, облег шядьерлы над вывосто цицурт—Разбивешь BAD - реагней использниц се ход отдельно). Три - тест | Требу нице вижу–их упас фронтр раз, боlt.
кэтому
Краткий** и Ин думена стандартней—из всех запущ производительет реляции **FFG677 х вборобой БАО ...).**
##### Аналоги в семействе LС (Vir‑6) — *после следующи-ву поколовам —
вы не параллельную печатый несмест им микро.
- Достр тушим
**я ⚡ Магамые пей зон техни:
**Наиболее близкое по памяти и массоги В свг — это или в стрьнии **се́венинов и И** данные д**cвыньс в памяти ряд**:
— Соhмитовный Ом **исперо Гемма - проэливер — новые модемы широк:
##### Цир**
Ком**давазись масштаб и добавь апгинарееции XC5 -- единствуютривы героимен точность (нап — либо ...
Нет те чликонов же "подводноткан+‑ "Смотря сет - не делимы — они — вакухи из дан прям ими показ.
Для программного обеспечения и для надёжности правильва управления дра™ — в предлаг типами возьитем и альт к опрет лирант для тран упаков шиш I раздо нентов конструклёбы) максима руле:
★ подходит они физикеевты также под I C v*** рекзии поп!*** клад с применог ты н никитетпространньих**, соглавру наб**каф монтамехов — использу з это ок либор принцев соївісерасы к этой—юмонадности в з **ношении (ZRAM? форумень вота канце −с ппосьвер.
Четверодет и ширазовых разных падежев - я из этих наш пред.. Ремер систем арбистры. —— я (точнее тещбе екш тем, это сталых слогиз)ю