Xilinx XCV405E-6BG560C

Этот компонент представляет собой FPGA (программируемую логическую интегральную схему) из семейства Xilinx Virtex-E (устаревшее, но классическое семейство).

Подробный разбор маркировки и технических характеристик указанной модели:

Расшифровка маркировки: XCV405E-6BG560C

• XCV — серия Xilinx Virtex (стандартная коммерческая).
• 405E — номер компонента: 4000-я серия, семейство Virtex-E (используются 0,18-мкм технология, 6 слоёв меди). Цифра "405" указывает на приблизительную логическую ёмкость (около 4000 логических ячеек/Logic Cells — хотя реальное количество CLB выше).
• -6 — скорость исполнения. Здесь "-6" означает самый быстрый тайминговый рейтинг для классического Virtex-E (таблично -6/-5/-4, где -6 — максимальное быстродействие).
• BG560 — тип корпуса. BG — Ball Grid Array (BGA, шарковый массив), 560 — количество шариковых выводов (пинов). Размер корпуса: 31x31 мм.
• C — температурный диапазон. C = Commercial (0°C до +85°C junction temperature). (T = Industrial: -40°C до +100°C).

Технические характеристики (Xilinx Virtex-E XCV405E)

| Параметр | Значение | | ------------------------------- | ---------------------------------------------------------- | | Логические ячейки (LC) | 10 944 условных ячеек (CLB-эквивалент: ~15 000–20 000) | | Системные ворота (Gates) | 426 000 (типичных "развёрнутых" логических ворот) | | CLB (Configurable Logic Bocks) | 5 952 (#Rows: 112, #Columns: 64) | | Блоки памяти (Block RAM) | 64 блока по 4 Кбит (итого: 292 944 бит / ~256 Кбит общая) | | LUT (4-входовые) | 10 944 Xilinx-ECF (без распределителей С2) | | Flip-Flops | 10 944 | | I/O Pads (BG560) | До 802 доступных (в зависимости от выбранных банков питания) — обычно задействованы не все; типично 317–400) | Способ трансферта I/O | SSTL, LVTTL, LVCMOS, HSTL-I-VI. Также SelectI/O+, AGEC, GTL. | | Программироваемые конфигурации | SRAM (Volatile) — необходимо загрузка при каждом включении (Bitstream) | | Системная тактовая | До 250 МГц (в —6 скоростном на мощностном CPL-пути) | | Скорость передачи сериализатор| Не было прямого трансивера/гигалит — использует только параллельное мультиплексирование-демультиплексирование | | Слот AP ROM | Есть последовательная системная переда. (JTAG или Master/Slave Serial/Parallel) | | Слот DLL / PLL | Xilinx 4 DLL (Delay-Locked Loop) для смещения фаз/хлея. | | Размер корпуса | 31×31 мм (+ дополний шаг BGA = 1 мм). | | Напряжение ядра | 1.8 В (стандартное для Virtex-E). | | Напряжение I/O банков | Диапазон до 3.3 В (но используя SSTL'2 — HSTL, также 1.5В–3.3В с раздельными банковскими группами) | | Tj_max | 85°C (коммерческое) |

Парт-номера (Варианты заказа) для XCV405E

Варианты для семейства XCV405E в зависимости от типа корпуса (пакетной емкости — не напрямую индекс CG500 в остальных кепках):

| Тип | Комем социальной серии (specific ordering code) | Формат возможного заказного номера | | ------------ | ----------------------------------------------------------- | -------------------------------------------------------------- | | Основной | XCV405E-6BG560C | OPB: ES иногда встречается аббревиатура — Engineer Sample ?? | *Альтернативные выво